### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-183716

(43)Date of publication of application: 30.06.2000

(51)Int.CI. 

HO3K 19/0175

(21)Application number: 10-360352

(71)Applicant : KAWASAKI STEEL CORP

(22)Date of filing:


(72)Inventor: YAMAMOTO YOSHINORI

#### (54) OUTPUT BUFFER CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an output buffer circuit that can suppress production of a noise while sufficiently reducing a

SOLUTION: A 1st inverter 121 and a 1st sub-circuit 122 start discharging from a node B at the same time to transit a P-channel transistor(TR) 11a from an OFF to an ON state, stop discharging the 1st sub-circuit 122 on the way. Furthermore, a 2nd inverter 131 and a 2nd sub-circuit 132 start charging charges to a node C at the same time to transit an N-channel TR 11b from an OFF state to an ON state and the charging of the 2nd sub-circuit is stopped on the way.



#### LEGAL STATUS

[Date of request for examination]

27.05.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] - - - - --

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# THIS PAGE SLAMK (USPTO)

#### CPEL0351919

(19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出數公開番号 特開2000-183716 (P2000-183716A)

(43)公開日 平成12年6月30日(2000.6.30)

(51) Int.Cl.'

機別配号

FI

テーマコート・(参考)

HO3K 19/0175

H03K 19/00

101F 5J056

#### 審査請求 未請求 請求項の数5 OL (全 11 頁)

(21)出願番号

特數平10-360352

(22)出頭日

平成10年12月18日(1998.12.18)

(71)出頭人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

冄

(72)発明者 山本 義典

東京都千代田区内幸町2丁目2番3号 川

绮製鉄株式会社内

(74)代理人 100079175

弁理士 小杉 佳男 (外1名)


Fターム(参考) 5J056 AA04 BB02 BB24 BB25 DD12

DD28 GG07 GG12 KK01

#### (54) 【発明の名称】 出力パッファ回路

#### (57)【要約】

【課題】遅延時間を十分短く抑えたまま、ノイズの発生を抑制することのできる出力バッファ回路を提供する。 【解決手段】第1のインバータ121および第1の副回路122でノードBの電荷の放電を同時に開始してPチャンネルトランジスタ11aをオフ状態からオン状態に移行させ、その途中で第1の副回路122の放電を停止し、また第2のインバータ131および第2の副回路132でノードCへの電荷の充電を同時に開始してNチャンネルトランジスタ11bをオフ状態からオン状態に移行させ、その途中で第2の副回路132の充電を停止する。



#### 【特許請求の範囲】

【請求項1】 出力トランジスタと、該出力トランジス タのゲート電圧を制御することにより該出力トランジス タのオン、オフを制御する制御回路とを備えた出力バッ ファ回路において、

#### 前記制御回路が、

前記出力トランジスタのゲートを、該出力トランジスタ をオフ状態からオン状態に移行させるために充電あるい は放電する主回路と、

前記出力トランジスタのゲートを、該出力トランジスタ をオフ状態からオン状態に移行させるために充電あるい は放電する、該充電あるいは放電を、前記主回路による 充電あるいは放電と同時に開始するとともに、前記出力 トランジスタがオフ状態からオン状態へ移行する途中で 該充電あるいは放電を停止する副回路とを備えたことを 特徴とする出力バッファ回路。

【請求項2】 前記出力トランジスタがPチャンネルト ランジスタ、

前記主回路が、PチャンネルトランジスタとNチャンネ ルトランジスタが直列に接続され出力ノードが前記出力 20 トランジスタのゲートに接続されたインバータ、および 前記副回路が、前記出力トランジスタのゲートとグラウ ンドとの間に直列に接続された2つのNチャンネルトラ ンジスタであってこれら2つのNチャンネルトランジス タのうちの一方および他方のNチャンネルトランジスタ のゲートがそれぞれ前記インバータの入力ノードおよび 前記出力トランジスタのゲートに接続されてなるもので あることを特徴とする請求項1記載の出力バッファ回 路。

【請求項3】 前記出力トランジスタがNチャンネルト ランジスタ、

前記主回路が、PチャンネルトランジスタとNチャンネ ルトランジスタが直列に接続され出力ノードが前記出力 トランジスタのゲートに接続されたインバータ、および 前記副回路が、前記出力トランジスタのゲートと電源と の間に直列に接続された2つのPチャンネルトランジス タであってこれら2つのPチャンネルトランジスタのう ちの一方および他方のPチャンネルトランジスタのゲー トがそれぞれ前記インバータの入力ノードおよび前記出 カトランジスタのゲートに接続されてなるものであるこ とを特徴とする請求項1記載の出力バッファ回路。

【請求項4】 前記出力トランジスタが、互いに接続さ れて電源とグラウンドとの間に配置されたPチャンネル トランジスタとNチャンネルトランジスタとからなり、 前記主回路が、PチャンネルトランジスタとNチャンネ ルトランジスタが直列に接続され出力ノードが前記出力 トランジスタを構成するPチャンネルトランジスタのゲ ートに接続された第1のインバータと、Pチャンネルト ランジスタとNチャンネルトランジスタが直列に接続さ れ出力ノードが前記出力トランジスタを構成するNチャ

ンネルトランジスタのゲートに接続された第2のインバ ータとを備えたものであり、さらに前記副回路が、前記 出力トランジスタを構成するPチャンネルトランジスタ のゲートとグラウンドとの間に直列に接続された2つの Nチャンネルトランジスタであってこれら2つのNチャ ンネルトランジスタのうちの一方および他方のNチャン ネルトランジスタのゲートがそれぞれ前記第1のインバ ータの入力ノードおよび前記出力トランジスタを構成す るPチャンネルトランジスタのゲートに接続されてなる 10 第1の副回路と、前記出力トランジスタを構成するNチ ャンネルトランジスタのゲートと電源との間に直列に接 続された2つのPチャンネルトランジスタであってこれ ら2つのPチャンネルトランジスタのうちの一方および 他方のPチャンネルトランジスタのゲートがそれぞれ前 記第2のインバータの入力ノードおよび前記出力トラン ジスタを構成するNチャンネルトランジスタのゲートに 接続されてなる第2の副回路とを備えたものであること を特徴とする請求項1記載の出力バッファ回路。

【請求項5】 前記出力トランジスタが、互いに直列に 接続されて電源とグラウンドとの間に配置されるととも に互いのゲートが接続されたPチャンネルトランジスタ とNチャンネルトランジスタとからなる第1 のインバー タを構成し、

前記主回路が、PチャンネルトランジスタとNチャンネ ルトランジスタが直列に接続され出力ノードが前記第1 のインバータの入力ノードに接続された第2のインバー タからなり、

前記副回路が、前記出力トランジスタのゲートとグラウ ンドとの間に直列に接続された2つのNチャンネルトラ ンジスタであってこれら2つのNチャンネルトランジス 30 タのうちの一方および他方のNチャンネルトランジスタ のゲートがそれぞれ前記第1のインバータの入力ノード および前記第2のインバータの入力ノードに接続されて なる第1の副回路と、前記出力トランジスタのゲートと 電源との間に直列に接続された2つのPチャンネルトラ ーンジスタであってこれら2つのPチャンネルトランジス タのうちの一方および他方のPチャンネルトランジスタ のゲートがそれぞれ前記第1のインバータの入力ノード および前記第2のインバータの入力ノードに接続されて なる第2の副回路とを備えたものであることを特徴とす る請求項1記載の出力バッファ回路。

【発明の詳細な説明】

[0001]

40

【発明の属する技術分野】本発明は、LSI等に広く用 いられる出力バッファ回路に関する。

[0002]

【従来の技術】従来より、LSI等の半導体チップ上に 搭載され、その半導体チップの内部で生成された信号を 外部に伝達する役割を担う出力バッファ回路が知られて いる。

【0003】図5は、従来の出力バッファ回路と、その 出力バッファ回路の出力側に存在する外部負荷容量を示す図である。

【0004】図5に示す出力バッファ回路50は、LSIの半導体チップ上に搭載されており、そのLSIは回路基板に実装されている。一般に、回路基板に実装されたLSIと外部負荷との接続は、その回路基板上に形成された配線パターンや、コネクタを具備したケーブル等で行なわれる。このため、出力バッファ回路50の出力ノードOUTと外部負荷(図示せず)との間には、配線10パターン等に起因する浮遊容量が存在する。従って、出力バッファ回路50の出力ノードOUT側には、この浮遊容量と、外部負荷の入力容量とが加算された、図5に示す比較的大きな外部負荷容量Cが存在する。このような出力バッファ回路50の入力ノードINには、1H1レベルもしくは1L1レベルの信号が入力される。以下、図6を参照して説明する。

【0005】図6は、図5に示す出力バッファ回路の一部を示す回路図である。

【0006】図5に示す出力バッファ回路50には、図 20 6に示すように、電源VooとグラウンドGNDとの間に 直列接続されるとともに、各ゲートが共通接続されたP チャンネルトランジスタ51,Nチャンネルトランジス タ52が備えられている。 また、ゲートがPチャンネル トランジスタ51, Nチャンネルトランジスタ52の接 続点に接続された、出力トランジスタであるNチャンネ ルトランジスタ53も備えられている。ここで、説明の 都合上、図5に示す入力ノードINを経由してノードA にまで伝達された信号は' H' レベルにあるものとす る。次に、この信号が'H'レベルから'L'レベルに 30 変化する。すると、Pチャンネルトランジスタ51, N チャンネルトランジスタ52がオン状態,オフ状態にな る。これにより、電源Vpp→Pチャンネルトランジスタ 51の経路でノードBに電荷がチャージされ、Nチャン ネルトランジスタ53のゲート電圧が上昇し、そのNチ ャンネルトランジスタ53がオン状態になり、前述した 外部負荷容量Cにチャージされている電荷が放電されて 出力ノードOUTの電位が急速に低下する。尚、図5に 示す出力バッファ回路50には、出力トランジスタとし て図示しないPチャンネルトランジスタも備えられてお 40 り、そのPチャンネルトランジスタがオン状態になる と、外部負荷容量Cに電荷が充電される。

【0007】このように、出力バッファ回路50は、外部負荷に信号を伝達するにあたり、大きな外部負荷容量 Cを放電あるいは充電する必要がある。このため、出力バッファ回路50の出力トランジスタのサイズは比較的大きく、この大きなサイズの出力トランジスタを介して外部負荷容量Cの充放電が急速に行なわれる。すると、LSIのバッケージを構成する電源ピン/グラウンドピンに寄生するインダクタンスにより、電源/グラウンド50

にこの充放電に必要な電流変化量に応じた大きさのノイズ(di/dtノイズ)が発生する。このノイズは、LSIの半導体チップ内の電源ライン/グラウンドラインに伝達されるため、回路の誤動作の原因となる場合がある。

【0008】図7は、従来の、ノイズの発生が抑制された出力バッファ回路の回路図である。

【0009】図7に示すバッファ回路60は、入力ノードINに接続されたインバータ61と、そのインバータ61に直列に接続されたインバータ62と、インバータ62の出力に接続されたインバータ63、64と、電源VDとグラウンドGNDとの間に直列に接続されるとともに各ゲートが各インバータ63、64の出力に接続されたPチャンネルトランジスタ65、Nチャンネルトランジスタ66とから構成されている。

【0010】前述したように、出力パッファ回路では、 外部負荷容量の充放電による電流変化量に応じた大きさ のノイズが発生する。このため、出力トランジスタを急 速にオンさせると電流変化も大きくなり、従って発生す るノイズも大きい。そこで、この出力バッファ回路60 では、Pチャンネルトランジスタ65を駆動するインバ ータ63から出力される信号波形の立ち下がりが緩やか になるように、またNチャンネルトランジスタ66を駆 動するインバータ64から出力される信号波形の立ち上 がりが綴やかになるように、各インバータ63,64の トランジスタサイズが調整されている.即ち、インバー タ63,64は、それぞれ、前述した図6に示すPチャ ンネルトランジスタ51, Nチャンネルトランジスタ5 2と同様な回路構成であるが、インバータ63では、そ のインパータ63を構成するNチャンネルトランジスタ のサイズ (トランジスタ幅) は、比較的小さく調整され ており、このためそのNチャンネルトランジスタの駆動 能力は低く、従ってPチャンネルトランジスタ65のゲ ート電位は緩やかに下降することとなり、Pチャンネル トランジスタ65による、外部負荷容量に対する充電電 流の急速な変化が抑制され、ノイズの発生を抑えること ができる。

【0011】一方、インバータ64では、そのインバータを構成するPチャンネルトランジスタのサイズは比較的小さく調整されており、このためそのPチャンネルトランジスタの駆動能力は低く、従ってNチャンネルトランジスタ66のゲート電位は緩やかに上昇することとなり、Nチャンネルトランジスタ66による、外部負荷容量に対する放電電流の急速な変化が抑制され、ノイズの発生を抑えることができる。

【0012】上述した従来の、駆動能力の低いトランジスタを備えたインバータで出力トランジスタを駆動する出力バッファ回路では、出力トランジスタのゲート電位が緩やかに変化するため、その出力トランジスタをオンするまでに長い時間を必要とする。このため、出力バッ

ファ回路における信号遅延時間は、この長い時間と外部 負荷容量の充放電に要する時間とが加算されたものとな り、従って出力バッファ回路の遅延時間が増大するとい う問題がある。

【0013】この問題を解決するための技術が、特開平 9-167957号公報に提案されている。

【0014】図8は、特開平9-167957号公報に 提案された出力バッファ回路の一部分の回路図である。 【0015】図8に示す出力バッファ回路80には、電 源VDDとグラウンドGNDとの間に、電源VDD側から順 10 に、Pチャンネルトランジスタ81と、Nチャンネルト ランジスタ82と、抵抗83とが備えられている。Pチ ャンネルトランジスタ81, Nチャンネルトランジスタ 82の各ゲートは共通接続されている。また、Pチャン ネルトランジスタ81とNチャンネルトランジスタ82 の接続点とグラウンドGNDとの間には、Nチャンネル トランジスタ84が備えられている。このNチャンネル トランジスタ84のゲートは、Nチャンネルトランジス タ82と抵抗83の接続点に接続されている。さらに、 ゲートがPチャンネルトランジスタ81とNチャンネル 20 トランジスタ82の接続点に接続されるとともに、一端 が電源Vooに接続され他端が図示しないNチャンネルト ランジスタを介してグラウンドGNDに接続されたPチ ャンネルトランジスタ85も備えられている。

【0016】このように構成された出力バッファ回路80では、各Pチャンネルトランジスタ81,Nチャンネルトランジスタ82のゲートが共通接続されてなるノードAに信号が入力される。

【0017】ノードAに'L'レベルの信号が入力されている時点では、Pチャンネルトランジスタ81,Nチ30ャンネルトランジスタ81,Nチ30ャンネルトランジスタ81がオン状態にある。Pチャンネルトランジスタ81がオン状態にあるため、そのPチャンネルトランジスタ81から'H'レベルの信号が出力されており、従ってノードBの電位は高く、Pチャンネルトランジスタ85はオフ状態にある。一方、Nチャンネルトランジスタ82はオフ状態にあるため、ノードCの電荷は抵抗83を経由してグラウンドGNDに放電されている。従って、Nチャンネルトランジスタ84はオフ状態にある。

【0018】ここで、ノードAの信号が、L、レベルから、H、レベルに変化する。すると、Pチャンネルトランジスタ81、Nチャンネルトランジスタ82は、それぞれ、オフ状態、オン状態となる。Nチャンネルトランジスタ82がオン状態になるため、ノードBにチャージされている電荷が、Nチャンネルトランジスタ82→抵抗83→グラウンドGNDの経路1で放電される。すると、抵抗83による電圧降下でノードCの電位が上昇する。ノードBにチャージされている電荷が、経路1でさらに放電され、ノードCの電位がさらに上昇するとNチャンネルトランジスタ84がオン状態となる。すると、

ノードBにチャージされている電荷は、経路1、および、Nチャンネルトランジスタ84→グラウンドGND の経路2の双方で放電される。このため、ノードBの電位は急速に低下する。ノードBの電位が低下すると、ノードCの電位も低下し、これによりNチャンネルトランジスタ84がオフ状態となり、経路2による放電が停止する。従って、経路1のみでノードBにチャージされている電荷が放電される。

【0019】このように、図8に示す出力バッファ回路80では、ノードBにチャージされている電荷を経路1,2の双方で放電して、Pチャンネルトランジスタ85をオフ状態からオン状態に移行させることにより、その出力バッファ回路80の遅延時間を短く抑えている。また、Pチャンネルトランジスタ85のオフ状態からオン状態への移行の途中で、経路2による放電を停止して経路1のみでノードBにチャージされている電荷を放電させることにより、Pチャンネルトランジスタ85に緩やかに電流を流してノイズの発生を抑制している。

【0020】尚、Pチャンネルトランジスタ85と直列接続されたNチャンネルトランジスタ (図示せず) の場合も同様であり、その場合は、Nチャンネルトランジスタが担うこととなる。

#### [0021]

【発明が解決しようとする課題】しかし、この出力バッファ回路80は、Pチャンネルトランジスタ85をオフ状態からオン状態に移行させるにあたり、ノードBの電荷を先ず経路1で放電させ、次に経路1および経路2の双方で放電させるものであるため、2段階にわたり順次放電が行なわれることとなり、Pチャンネルトランジスタ85のオフ状態からオン状態への移行に要する時間は比較的長く、従って遅延時間を十分短く抑える上で問題がある。

【0022】本発明は、上記事情に鑑み、遅延時間を十分短く抑えたまま、ノイズの発生を抑制することのできる出力バッファ回路を提供することを目的とする。 【0023】

【課題を解決するための手段】上記目的を達成する本発明の出力バッファ回路は、出力トランジスタと、その出力トランジスタのゲート電圧を制御することによりその出力トランジスタのオン、オフを制御する制御回路が、上配出力トランジスタのゲートを、その出力トランジスタのゲートを、その出力トランジスタのゲートを、その出力トランジスタのゲートを、その出力トランジスタをオフ状態からオン状態に移行させるために充電あるいは放電する、その充電あるいは放電を、上記主回路による充電あるいは放電と同時に開始するとともに、上記出力トランジスタがオフ状態からオン状態へ移行する途中でその充電あるいは放電を停

止する副回路とを備えたことを特徴とする。

【0024】本発明の出力バッファ回路は、出力トラン ジスタをオフ状態からオン状態に移行させるにあたり、 その出力トランジスタのゲートを主回路および副回路の 双方で同時に充電あるいは放電させるものであるため、 出力トランジスタをオフ状態からオン状態に移行させる までに要する時間は短い。従って、出力バッファ回路の 遅延時間を十分短く抑えることができる。また、出力ト ランジスタがオフ状態からオン状態へ移行する途中で副 回路による充電あるいは放電を停止し、主回路のみで充 10 電あるいは放電を持続するものであるため、出力トラン ジスタに電流が急速に流れることはなく、ノイズの発生 を抑制することができる。

【0025】ここで、上記出力トランジスタがPチャン ネルトランジスタ、上記主回路が、Pチャンネルトラン ジスタとNチャンネルトランジスタが直列に接続され出 カノードが上記出カトランジスタのゲートに接続された インバータ、および上記副回路が、上記出力トランジス タのゲートとグラウンドとの間に直列に接続された2つ のNチャンネルトランジスタであってこれら2つのNチ 20 ャンネルトランジスタのうちの一方および他方のNチャ ンネルトランジスタのゲートがそれぞれ上記インバータ の入力ノードおよび上記出力トランジスタのゲートに接 続されてなるものであってもよい。

【0026】このように、出力トランジスタとしてPチ ャンネルトランジスタを備え、そのPチャンネルトラン ジスタをオフ状態からオン状態に移行させるにあたり、 そのPチャンネルトランジスタのゲートを、上配の主回 路および副回路の双方で同時に放電すると、出力バッフ ァ回路におけるPチャンネルトランジスタ側の遅延時間 30 を十分短く抑えることができる。また、そのPチャンネ ルトランジスタがオフ状態からオン状態へ移行する途中 で副回路による放電を停止し、主回路のみで放電する と、そのPチャンネルトランジスタに緩やかに電流を流 すことができ、従ってノイズの発生を抑制することがで

【0027】また、上記出力トランジスタがNチャンネ ルトランジスタ、上記主回路が、Pチャンネルトランジ スタとNチャンネルトランジスタが直列に接続され出力 ノードが上記出力トランジスタのゲートに接続されたイ ンバータ、および上記副回路が、上記出力トランジスタ のゲートと電源との間に直列に接続された2つのPチャ ンネルトランジスタであってこれら2つのPチャンネル トランジスタのうちの一方および他方のPチャンネルト ランジスタのゲートがそれぞれ上記インバータの入力ノ ードおよび上記出力トランジスタのゲートに接続されて なるものであってもよい。

【0028】このように、出力トランジスタとしてNチ ャンネルトランジスタを備え、そのNチャンネルトラン ジスタをオフ状態からオン状態に移行させるにあたり、

そのNチャンネルトランジスタのゲートを、上記の主回 路および副回路の双方で同時に充電すると、出力バッフ ァ回路におけるNチャンネルトランジスタ側の遅延時間 を十分短く抑えることができる。また、そのNチャンネ ルトランジスタがオフ状態からオン状態へ移行する途中 で副回路による充電を停止し、主回路のみで充電する と、そのNチャンネルトランジスタに緩やかに電流を流 すことができ、従ってノイズの発生を抑制することがで きる。

【0029】さらに、上記出力トランジスタが、互いに 接続されて電源とグラウンドとの間に配置されたPチャ ンネルトランジスタとNチャンネルトランジスタとから なり、上記主回路が、PチャンネルトランジスタとNチ ャンネルトランジスタが直列に接続され出力ノードが上 記出力トランジスタを構成するPチャンネルトランジス タのゲートに接続された第1のインバータと、Pチャン ネルトランジスタとNチャンネルトランジスタが直列に 接続され出力ノードが上記出力トランジスタを構成する Nチャンネルトランジスタのゲートに接続された第2の インバータを備えたものであり、さらに上記副回路が、 上記出力トランジスタを構成するPチャンネルトランジ スタのゲートとグラウンドとの間に直列に接続された2 つのNチャンネルトランジスタであってこれら2つのN チャンネルトランジスタのうちの一方および他方のNチ ャンネルトランジスタのゲートがそれぞれ上記第1のイ ンバータの入力ノードおよび上記出力トランジスタを構 成するPチャンネルトランジスタのゲートに接続されて なる第1の副回路と、上記出力トランジスタを構成する Nチャンネルトランジスタのゲートと電源との間に直列 に接続された2つのPチャンネルトランジスタであって これら2つのPチャンネルトランジスタのうちの一方お よび他方のPチャンネルトランジスタのゲートがそれぞ れ上記第2のインバータの入力ノードおよび上記出力ト ランジスタを構成するNチャンネルトランジスタのゲー トに接続されてなる第2の副回路とを備えたものであっ てもよい。

【0030】このように、出力トランジスタとして、互 いに直列に接続された電源とグラウンドとの間に配置さ れたPチャンネルトランジスタとNチャンネルトランジ スタを備え、Pチャンネルトランジスタのゲートを第1 のインバータおよび第1の副回路の双方で同時に放電 し、一方、Nチャンネルトランジスタのゲートを第2の インバータおよび第2の副回路の双方で同時に充電する と、出力バッファ回路におけるPチャンネルトランジス 夕側の遅延時間およびNチャンネルトランジスタ側の遅 延時間の双方を十分短く抑えることができる。また、P チャンネルトランジスタがオフ状態からオン状態へ移行 する途中で第1のインバータのみで放電し、一方、Nチ ャンネルトランジスタがオフ状態からオン状態へ移行す

る途中で第2のインバータのみで充電すると、出力バッ

ファ回路で発生する放電および充電の双方におけるノイズを抑制することができる。

【0031】また、上記出力トランジスタが、互いに直 列に接続されて電源とグラウンドとの間に配置されると ともに互いのゲートが接続されたPチャンネルトランジ スタと Nチャンネルトランジスタとからなる第1のイン バータを構成し、上記主回路が、Pチャンネルトランジ スタとNチャンネルトランジスタが直列に接続され出力 ノードが上記第1のインバータの入力ノードに接続され た第2のインバータからなり、上記副回路が、上記出力 10 トランジスタのゲートとグラウンドとの間に直列に接続 された2つのNチャンネルトランジスタであってこれら 2つのNチャンネルトランジスタのうちの一方および他 方のNチャンネルトランジスタのゲートがそれぞれ上記 第1のインバータの入力ノードおよび上記第2のインバ ータの入力ノードに接続されてなる第1の副回路と、上 記出力トランジスタのゲートと電源との間に直列に接続 された2つのPチャンネルトランジスタであってこれら 2つのPチャンネルトランジスタのうちの一方および他 方のPチャンネルトランジスタのゲートがそれぞれ上記 20 第1のインバータの入力ノードおよび上記第2のインバ ータの入力ノードに接続されてなる第2の副回路とを備 えたものであってもよい。

【0032】このように、主回路として上記第2のインバータ、副回路として上記第1、第2の副回路を備え、互いのゲートが接続されたPチャンネルトランジスタと Nチャンネルトランジスタとからなる第1のインバータを駆動すると、簡単な回路構成で、出力バッファ回路の遅延時間を十分短く抑え、かつその出力バッファ回路で発生するノイズを抑制することができる。

[0033]

【発明の実施の形態】以下、本発明の実施形態について 説明する。

【0034】図1は、本発明の第1実施形態の出力バッファ回路の論理回路図(a)、およびその詳細回路図 (b)である。

【0035】図1 (a) に示す出力バッファ回路10には、互いに直列に接続されて電源VDDとグラウンドGN Dとの間に配置されたPチャンネルトランジスタ11a とNチャンネルトランジスタ11bとからなる出力トラ 40ンジスタ11が備えられている。また、この出力バッファ回路10には、Pチャンネルトランジスタ11a、Nチャンネルトランジスタ11bのゲート電圧を制御することにより、Pチャンネルトランジスタ11a、Nチャンネルトランジスタ11bのオン、オフを制御する制御回路12、13も備えられている。

【0036】制御回路12は、図1(b)に示すように、Pチャンネルトランジスタ121aとNチャンネルトランジスタ121bが直列に接続され、出力ノードBが出力トランジスタ11を構成するPチャンネルトラン 50

ジスタ11aのゲートに接続された第1のインバータ121 (本発明にいう主回路の一例)を備えている。また、この制御回路12は、Pチャンネルトランジスタ11aのゲートとグラウンドGNDとの間に直列に接続された2つのNチャンネルトランジスタ122a,122bであって、これら2つのNチャンネルトランジスタ122a,122bのうちの一方および他方のNチャンネルトランジスタ122a,122bのゲートがそれぞれ第1のインバータ121の入力ノードAおよびPチャンネルトランジスタ11aのゲートに接続されてなる第1の副回路122を備えている。

【0037】一方、制御回路13は、Pチャンネルトラ ンジスタ131aとNチャンネルトランジスタ131b が直列に接続され、出力ノードCが出力トランジスタ1 1を構成するNチャンネルトランジスタ11bのゲート に接続された第2のインバータ131 (本発明にいう主 回路の一例)を備えている。また、この制御回路13 は、電源VooとNチャンネルトランジスタ11bのゲー トとの間に直列に接続された2つのPチャンネルトラン ジスタ132a, 132bであってこれら2つのPチャ ンネルトランジスタ132a,132bのうちの一方お よび他方のPチャンネルトランジスタ132a,132 bのゲートがそれぞれNチャンネルトランジスタ11b のゲートおよび第2のインバータ131の入力ノードA に接続されてなる第2の副回路132を備えている。 【0038】このように構成された出力バッファ回路1 0の動作について、図1 (b)を参照して説明する。先 ず、出力トランジスタ11を構成するPチャンネルトラ ンジスタ11aがオフ状態からオン状態に移行する場合 について説明する。入力ノードAに'L'レベルの信号 が入力されている時点では、Pチャンネルトランジスタ 121a, Nチャンネルトランジスタ121bは、それ ぞれオン状態,オフ状態にある。Pチャンネルトランジ スタ121aがオン状態にあるため、ノードBの電位は 高く、従ってPチャンネルトランジスタ11aはオフ状 態にある。また、Nチャンネルトランジスタ122aの ゲートにも' L' レベルの信号が入力されている。この ため、Nチャンネルトランジスタ122aはオフ状態に ある。

30

【0039】ここで、ノードAが、L、レベルから、H、レベルに変化する。すると、Pチャンネルトランジスタ121bは、オフ状態、オン状態になる。また、Nチャンネルトランジスタ122aもオン状態になる。Nチャンネルトランジスタ122aがオン状態になり、またノードBの電位は高いため、Nチャンネルトランジスタ122bもオン状態になる。すると、第1のインバータ121を構成するNチャンネルトランジスタ121b→グラウンドGNDの経路1でノードBにチャージされている電荷が放電される。同時に、第1の副回路122を構成するNチャ

ンネルトランジスタ122a→Nチャンネルトランジスタ122b→グラウンドGNDの経路2でもノードBにチャージされている電荷が放電される。経路1,2の双方で同時に放電が開始されるため、ノードBの電位は急速に低下する。ノードBの電位が低下すると、Nチャンネルトランジスタ122bのゲート電圧も低下するため、Nチャンネルトランジスタ122bの電流が徐々に減少する。さらに、ノードBの電位が低下し、Nチャンネルトランジスタ122bのゲート電圧がそのNチャンネルトランジスタ122bのプート電圧がそのNチャンネルトランジスタ122bがオフし、これにより経路2による放電が停止する。このため、経路1のみでノードBにチャージされている電荷の放電がゆっくりと行なわれ、完全に放電した後は、ノードBが、L'レベル状態になる。

【0040】このように、第1実施形態の出力バッファ回路10は、Pチャンネルトランジスタ11aをオフ状態からオン状態に移行させるにあたり、第1のインバータ121を構成するNチャンネルトランジスタ121 b、および第1の副回路122を構成するNチャンネルトランジスタ122a、122bを経由して、ノードBにチャージされている電荷の放電を同時に開始させるものであるため、Pチャンネルトランジスタ11aのゲート電圧を素早く'L'レベルにすることができる。従って、Pチャンネルトランジスタ11aのオフ状態からオン状態への移行に要する時間は短く、出力バッファ回路10におけるPチャンネルトランジスタ11a側の遅延時間を十分短く抑えることができる。

【0041】また、Pチャンネルトランジスタ11aがオフ状態からオン状態へ移行する途中で第1の副回路122を構成するNチャンネルトランジスタ122bがオフ状態になるため、第1のインバータ121を構成するNチャンネルトランジスタ121bのみを経由してノードBにチャージされている電荷の放電が行なわれる。このため、Pチャンネルトランジスタ11aに緩やかに電流を流すことができる。従って、Pチャンネルトランジスタ11aの、外部負荷容量に対する充電電流の急速な変化によるノイズの発生を抑制することができる。

【0042】次に、出力トランジスタ11を構成するN チャンネルトランジスタ11bがオフ状態からオン状態 40 に移行する場合について説明する。ノードAが'H'レ ベルにある場合は、Pチャンネルトランジスタ131 a, Nチャンネルトランジスタ131bがオフ状態、オ ン状態であるため、ノードの電荷はNチャンネルトラン ジスタ131bを経由してグラウンドGNDに放電され ており、従ってノードCの電位は低い。このため、Pチャンネルトランジスタ132aはオン状態にある。ここ で、ノードAが'H'レベルから'L'レベルに変化す る。すると、Pチャンネルトランジスタ131a, Nチャンネルトランジスタ131bは、オン状態、オフ状態 50

になる。またPチャンネルトランジスタ132bもオン 状態になる。このため、電源VDD→Pチャンネルトラン ジスタ131aの経路3で、ノードCに電荷が充電され る。また、Pチャンネルトランジスタ132aはオン状 態にあるため、電源VDD→Pチャンネルトランジスタ1 32a→Pチャンネルトランジスタ132bの経路4で もノードCに電荷が充電される。

【0043】このように、経路3、4の双方で同時に充電が開始されるため、ノードCの電位は急速に上昇する。ノードCの電位が上昇するとPチャンネルトランジスタ132aのゲート電圧も上昇するため、Pチャンネルトランジスタ132aのゲート電圧がそのPチャンネルトランジスタ132aのゲート電圧がそのPチャンネルトランジスタ132aのスレッシュホールド電圧まで達すると、Pチャンネルトランジスタ132aがオフし、これにより経路4による放電が停止する。このため、経路3のみでノードCへの電荷の充電がゆっくりと行なわれ、ノードCが、H'レベル状態になる。

【0044】このように、第1実施形態の出力バッファ回路10は、Nチャンネルトランジスタ11bをオフ状態からオン状態に移行させるにあたり、第2のインバータ131を構成するPチャンネルトランジスタ131 a、および第2の副回路132を構成するPチャンネルトランジスタ132a、132bを経由して、ノードCへの電荷の充電を同時に開始させるものであるため、Nチャンネルトランジスタ11bのゲート電圧を素早く、H'レベルにすることができる。従って、Nチャンネルトランジスタ11bのオフ状態からオン状態への移行に要する時間は短く、出力バッファ回路におけるNチャンネルトランジスタ11b側の遅延時間を十分短く抑えることができる。

【0045】また、Nチャンネルトランジスタ11bがオフ状態からオン状態へ移行する途中で第2の副回路132を構成するPチャンネルトランジスタ132aがオフ状態になるため、第2のインバータ131を構成するPチャンネルトランジスタ131aのみを経由してノードCへの電荷の充電が行なわれる。このため、Nチャンネルトランジスタ11bに緩やかに電流を流すことができる。従って、Nチャンネルトランジスタ11bの、外部負荷容量に対する放電電流の急速な変化によるノイズの発生を抑制することができる。

【0046】図2は、図1に示す出力バッファ回路、および従来の、図6に示す出力バッファ回路における動作信号波形を示す図である。

【0047】図の縦軸は、各ノードにおける電位、横軸は、時間を示す。また、図中の符号C、Dは、図1に示す出力バッファ回路10のノードC、Dを示し、符号B,OUTは、図6に示す出力バッファ回路50のノードB,OUTを示す。さらに、符号Aは、各出力バッフ

ア回路10,50の入力ノードAを示す。

【0048】入力ノードAの電位が、H'レベルから、 L'レベルに変化すると、ノードCには経路1,2の双 方で同時に充電が開始されるため、ノードCの電位は急 速に上昇する。従って、Nチャンネルトランジスタ11 bは素早くオフ状態からオン状態に移行し、ノードDの 電位は短時間で下降し始める。さらに、オフ状態からオ ン状態への移行の途中で経路2による充電が停止するた め、ノードCの電位はゆっくりと上昇する。従って、N チャンネルトランジスタ11bには緩やかに電流が流 れ、ノードDの電位は緩やかに下降する。一方、出力バ ッファ50では、ノードBの電位は徐々に上昇するた め、Nチャンネルトランジスタ53のオフ状態からオン 状態への移行に要する時間は長く、従ってノードOUT の電位は遅れて下降する。さらに、ノードBの電位は同 じ傾きでそのまま上昇するため、Nチャンネルトランジ スタ53には大きな電流が流れ、ノードOUTの電位は 急速に下降する。

【0049】図3は、本発明の第2実施形態の出力バッ ファ回路の論理回路図(a)、およびその詳細回路図 (b)である。

【0050】尚、図1に示す出力バッファ回路10の構 成要素と同一の構成要素には、同一の符号を付して説明

【0051】図3(a),図3(b)に示す出力バッフ ァ回路20は、図1に示す出力バッファ回路10が組み 込まれた、ハイインピーダンス状態が可能な、いわゆる スリーステート出力バッファ回路である。

【0052】図3 (a) に示す出力バッファ回路20 は、ナンドゲート21と、ノアゲート22と、インバー タ23と、Pチャンネルトランジスタ11a, Nチャン ネルトランジスタ11bからなる出力トランジスタ11 とから構成されている。ナンドゲート21は、図3

(b) に示すように、第1のインバータ121と、その 第1のインバータ121とグラウンドGNDとの間に配 置されたNチャンネルトランジスタ21aと、第1の副 回路122と、その第1の副回路122とグラウンドG NDとの間に配置されたNチャンネルトランジスタ21 cと、第1のインバータ121の出力ノードと電源VDD との間に配置されたPチャンネルトランジスタ21 bと 40 から構成されている。また、ノアゲート22は、第2の インバータ131と、その第2のインバータ131と電 源Vooとの間に配置されたPチャンネルトランジスタ2 2aと、第2の副回路132と、その第2の副回路13 2と電源VDDとの間に配置されたPチャンネルトランジ スタ22cと、第2のインバータ131の出力ノードと グラウンドGNDとの間に配置されたNチャンネルトラ ンジスタ22bとから構成されている。また、Pチャン ネルトランジスタ22a,Pチャンネルトランジスタ2 2c, Nチャンネルトランジスタ22bのゲートは、イ

ンバータ23の入力に接続され、このインバータ23の 入力(ノードE)には、イネーブル信号が入力される。 インバータ23の出力は、Nチャンネルトランジスタ2 1a, Nチャンネルトランジスタ21c, Pチャンネル トランジスタ21bのゲートに接続されている。

【0053】ノードEにイネーブル信号として' L' レ ベルが入力されると、インバータ23から H'レベル が出力され、これによりNチャンネルトランジスタ21 a, Nチャンネルトランジスタ21c, Pチャンネルト 10 ランジスタ21bは、オン状態、オン状態、オフ状態と なり、第1のインバータ121、第1の副回路122 が、図1を参照して説明したように動作する。また、 L'レベルのイネーブル信号はPチャンネルトランジス タ22a,Pチャンネルトランジスタ22c,Nチャン ネルトランジスタ22bのゲートに入力され、これによ りPチャンネルトランジスタ22a, Pチャンネルトラ ンジスタ22c, Nチャンネルトランジスタ22bがオ ン状態、オン状態、オフ状態となり、第2のインバータ 131,第2の副回路132も図1を参照して説明した ように動作する。従って、図1に示す出力バッファ回路 10の機能が実現される。

【0054】一方、ノードEにイネーブル信号として' H'レベルが入力されると、インバータ23から'L' レベルが出力され、これによりNチャンネルトランジス タ21a、Nチャンネルトランジスタ21c、Pチャン ネルトランジスタ21bは、オフ状態,オフ状態,オン 状態となる。すると、電源VDD→Pチャンネルトランジ スタ21bの経路で、Pチャンネルトランジスタ11a のゲートが'H'レベルとなり、Pチャンネルトランジ スタ11aはオフ状態となる。また、' H' レベルのイ ネーブル信号は、Pチャンネルトランジスタ22a,P チャンネルトランジスタ22c, Nチャンネルトランジ スタ22bのゲートに入力され、これによりPチャンネ ルトランジスタ22a, Pチャンネルトランジスタ22 c. Nチャンネルトランジスタ22bがオフ状態、オフ 状態、オン状態となる。すると、Nチャンネルトランジ スタ22b→グラウンドGNDの経路でNチャンネルト ランジスタ11bのゲートが'L'レベルとなり、Nチ ャンネルトランジスタ11bもオフ状態となる。このた め、ノードDはハイインピーダンス状態となる。このよ うに、図1に示す出力バッファ回路10にPチャンネル トランジスタ21b, 22a, 22c, Nチャンネルト ランジスタ21a,22b,21c,インバータ23を 備えることにより、スリーステート出力バッファ回路を 簡単に構成することができる。、図4は、本発明の第3 の実施形態の出力バッファ回路の論理回路図(a)、お よびその詳細回路図(b)である。

【0055】尚、図1に示す出力バッファ回路10の構 成要素と同一の構成要素には、同一の符号を付して説明 50 する。

【0056】図4(a)に示す出力バッファ回路30は、電源VooとグラウンドGNDとの間に配置され、ゲートが互いに接続されたPチャンネルトランジスタ11a、Nチャンネルトランジスタ11bからなる出力トランジスタ11と、制御回路31が備えられている。

【0057】制御回路31は、Pチャンネルトランジスタ121a、Nチャンネルトランジスタ121bからなる第1のインバータ121と、Nチャンネルトランジスタ122a、122bからなる第1の副回路122と、Pチャンネルトランジスタ132a、132bからなる 10第2の副回路132とから構成されている。このように、第1のインバータ121、第1の副回路122、第2の副回路132からなる制御回路31で、Pチャンネルトランジスタ11a、Nチャンネルトタ11bを、それぞれ、オフ状態からオン状態に移行して、その出力バッファ回路30の遅延時間を十分短く抑えたまま、その出力バッファ回路30で発生するノイズを抑制してもよい。


#### [0058]

【発明の効果】以上説明したように、本発明によれば、 遅延時間を十分短く抑えたまま、ノイズの発生を抑制す ることができる。


#### 【図面の簡単な説明】

【図1】本発明の第1実施形態の出力バッファ回路の論理回路図(a)、およびその詳細回路図(b)である。【図2】図1に示す出力バッファ回路、および従来の、図6に示す出力バッファ回路における動作信号波形を示す図である。

【図2】



【図6】



【図3】本発明の第2実施形態の出力バッファ回路の論理回路図(a)、およびその詳細回路図(b)である。 【図4】本発明の第3の実施形態の出力バッファ回路の 論理回路図(a)、およびその詳細回路図(b)であ

16

【図5】従来の出力バッファ回路と、その出力バッファ 回路の出力側に存在する外部負荷容量を示す図である。 【図6】図5に示す出力バッファ回路の一部を示す回路 図である。

【図8】特開平9-167957号公報に提案された出力バッファ回路の一部分の回路図である。

#### 【符号の説明】

10,20,30 出力バッファ回路

11 出力トランジスタ

11 a, 21b, 22a, 22c, 121a, 131 a, 132a, 132bPチャンネルトランジスタ 11b, 21a, 21c, 22b, 121b, 122 a, 122b, 131bNチャンネルトランジスタ 12, 13, 31 制御回路

21 ナンドゲート

22 ノアゲート

23 インバータ


121 第1のインバータ

122 第1の副回路


131 第2のインバータ


132 第2の副回路


#### 【図5】





【図7】











# THIS PAGE BLANK (USPTO)